Une barrette mémoire est composée de plusieurs puces. Chaque puce est elle-même divisée en « banks ». Chaque bank est un tableau (par exemple de 8 162 lignes sur 1 024 colonnes). Chaque cellule du tableau contient 1 octet de données (8 bits).

Par exemple : une mémoire de 256 Mo est constituée de 8 puces de 32 Mo. Chacune des puces contient 4 banks de 8 Mo (= 8192 lignes x 1 024 colonnes x 1 octet).

Pour la récente DDR-2 les barrettes sont constituées de puces de 128 Mo (en augmentant la finesse de gravure), qui permettent ensuite de construire des barrettes de 512 Mo (équipées de 4 puces), de 2 Go (équipées de 16 puces)...

Quand le système veut accéder à un espace de mémoire pour lire ou écrire des données, il envoie une commande ACTIVE contenant le numéro de ligne et une commande de sélection, le RAS (Row Access Strobe). La ligne sélectionnée sur toute l’étendue de la matrice mémoire est appelée page mémoire. La page est donc ouverte grâce à la commande de sélection. Intervient ici le premier temps de latence le tRCD (RAS to CAS Delay) qui est le temps laissé à la RAM pour réaliser cette opération de sélection en ligne avant l’exécution de l’instruction suivante.

La commande de lecture ou d’écriture est alors exécutée (à l’instant t + tRCD). Cette commande contient le numéro de la colonne et la commande de sélection, le CAS (Column Address Strobe). Intervient ensuite le deuxième temps de latence le tCL (CAS Latency) qui est le temps laissé à la RAM pour réaliser l’opération de lecture ou d’écriture avant la prochaine instruction.

La commande PRECHARGE est alors exécutée afin de fermer la page mémoire précédemment utilisée. Intervient ici un troisième temps de latence le tRAS (Active to Precharge Delay) qui est la durée minimale entre la première instruction ACTIVE et la commande PRECHARGE. La commande PRECHARGE s’exécute donc à t + tRAS et ferme une page mémoire.

La prochaine instruction est un nouvel accès mémoire ; cependant la mémoire nécessite un temps pour se préparer à exécuter une nouvelle instruction. Intervient ici le quatrième temps de latence le tRP (RAS Precharge Time) qui est le temps laissé à la mémoire après une commande PRECHARGE pour pouvoir exécuter une nouvelle commande ACTIVE.

À remarquer :
- une instruction s’exécute en tRCD + tCL + (tRAS - tRCD + tCL) + tRP ou tRAS + tRP,
- tRCD et tCL n’ont pas de rapport avec le tRAS, sauf que tRCD + tCL < tRAS. On utilise communément un tRAS = tRCD + tCL + 2,
- Vous pouvez configurer à votre guise les différentes valeurs de latence, cependant toutes les RAM ne pourront pas suivre. Si vous ne laissez pas assez de temps à la mémoire pour se préparer ou exécuter une instruction, vous risquez des problèmes de corruption de données, un système instable, ralenti ou un plantage pur et simple.

Les timings mémoire sont indiqués par les constructeurs sous la forme de 4 chiffes : 3-3-3-8 qui correspondent respectivement au : tCL (Cas Latency), tRCD (RAS to CAS Delay), tRP (RAS Precharge Time), tRAS (Active to Precharge)

Quand le système veut accéder à un espace de mémoire pour lire ou écrire des données, il envoie une commande ACTIVE contenant le numéro de ligne et une commande de sélection, le RAS (Row Access Strobe). La ligne sélectionnée sur toute l’étendue de la matrice mémoire est appelée page mémoire. La page est donc ouverte grâce à la commande de sélection. Intervient ici le premier temps de latence le tRCD (RAS to CAS Delay) qui est le temps laissé à la RAM pour réaliser cette opération de sélection en ligne avant l’exécution de l’instruction suivante.

La commande de lecture ou d’écriture est alors exécutée (à l’instant t + tRCD). Cette commande contient le numéro de la colonne et la commande de sélection, le CAS (Column Address Strobe). Intervient ensuite le deuxième temps de latence le tCL (CAS Latency) qui est le temps laissé à la RAM pour réaliser l’opération de lecture ou d’écriture avant la prochaine instruction.

La commande PRECHARGE est alors exécutée afin de fermer la page mémoire précédemment utilisée. Intervient ici un troisième temps de latence le tRAS (Active to Precharge Delay) qui est la durée minimale entre la première instruction ACTIVE et la commande PRECHARGE. La commande PRECHARGE s’exécute donc à t + tRAS et ferme une page mémoire.

La prochaine instruction est un nouvel accès mémoire ; cependant la mémoire nécessite un temps pour se préparer à exécuter une nouvelle instruction. Intervient ici le quatrième temps de latence le tRP (RAS Precharge Time) qui est le temps laissé à la mémoire après une commande PRECHARGE pour pouvoir exécuter une nouvelle commande ACTIVE.

À remarquer :
- une instruction s’exécute en tRCD + tCL + (tRAS - tRCD + tCL) + tRP ou tRAS + tRP,
- tRCD et tCL n’ont pas de rapport avec le tRAS, sauf que tRCD + tCL < tRAS. On utilise communément un tRAS = tRCD + tCL + 2,
- Vous pouvez configurer à votre guise les différentes valeurs de latence, cependant toutes les RAM ne pourront pas suivre. Si vous ne laissez pas assez de temps à la mémoire pour se préparer ou exécuter une instruction, vous risquez des problèmes de corruption de données, un système instable, ralenti ou un plantage pur et simple.

Les timings mémoire sont indiqués par les constructeurs sous la forme de 4 chiffes : 3-3-3-8 qui correspondent respectivement au : tCL (Cas Latency), tRCD (RAS to CAS Delay), tRP (RAS Precharge Time), tRAS (Active to Precharge)

Le Bios de nos machines configure tout seul les timings des modules mémoires grâce à une puce d’Eeprom présente à même les barrettes : le SPD (Serial Presence Detect). Le Bios lit les informations présentes sur cette puce (capacité, fréquence, latence, mais aussi constructeur, numéro de série...) au démarrage de l’ordinateur afin de régler les paramètres de fonctionnement de la RAM.

Une extension du SPD - l’EPP - arrive sur le marché des mémoires haut de gamme. Cette mémoire supplémentaire permet de stocker plus d’informations sur les possibilités des modules mémoire en ce qui concerne les fréquences et les latences possibles. Ce qui permet d’utiliser les mémoires en overclocking automatique accessible par tout un chacun. Il faut pour cela des modules mémoire EPP avec un chipset autorisant l’EPP et activer l’option dans le Bios de la machine.